La próxima conferencia IEEE Solid State Circuit se llevará a cabo en San Francisco del 18 al 22 de febrero, donde los principales desarrolladores de chips hablarán sobre proyectos prometedores.
En concreto Intel, Marvell y Synopsys informarán sobre sus propios desarrollos en el ámbito de las interfaces de señal para la RAM del futuro. Cada uno de ellos presenta circuitos para tecnología de proceso de 3 nm con velocidades de hasta 224 Gbit/s.
Se espera que las especificaciones estándar de la memoria DDR6 se adopten en 2024. La velocidad de transferencia de datos en cada pin del bus de datos está entre 12,8 Gbit/s y 17 Gbit/s.
Por supuesto, esto requiere protocolos actualizados y nuevas soluciones de circuitos.
Intel, Marvell y Synopsys se están preparando cada uno a su manera para la introducción de DDR6 y futuras versiones de RAM, de las que planean hablar con más detalle en febrero.
El informe de Intel aborda la organización de la capa física (PHY) de la interfaz de señal de memoria, que, como puedes imaginar, es esencialmente analógica.
En esta etapa es importante reducir el nivel de ruido y asegurar la mejor sincronización de las señales, lo que a su vez depende de las características de los transistores y directamente del proceso de fabricación del controlador.
Según se informa, Intel ha adaptado el circuito DAC para transistores FinFET de 3 nm. El consumo es de 3 pJ/bit, lo cual es muy bueno ya que el aumento del consumo debería permanecer limitado incluso con un aumento del rendimiento.
Synopsys, a su vez, presenta circuitos con licencia (IP) para un transceptor con propiedades similares. La solución Synopsys también ofrece una velocidad máxima de interfaz de hasta 224 Gbit/s con un consumo de hasta 3 pJ/bit.
Los circuitos Synopsys también están diseñados para la tecnología de proceso FinFET de 3 nm. Por cierto, esto ignora a Samsung, que está cambiando a transistores de puerta circular (GAAFET) como parte de su producción de 3 nm.
Finalmente, Marvell, conocido desarrollador de controladores y procesadores de señal, incluidas soluciones para SSD, presenta su solución para la RAM de alto rendimiento del futuro.
El controlador digital Marvell en forma de unidad de procesamiento y transmisión de señales permitirá velocidades de funcionamiento de hasta 212 Gbit/s para la tecnología de proceso FinFET de 5 nm.
El importante margen en la velocidad operativa deja espacio para mayores aumentos en la velocidad de la RAM más allá de las expectativas para el estándar DDR6, que es importante para las aplicaciones de inteligencia artificial y aprendizaje automático.